牛大妈在校招职位搜索Cadence Virtuoso 有 4 条结果

招聘城市：北京，上海，成都
…噪声抑制、ESD 防护设计
4.参与版图方案评审，对版图面积、布线效率、可制造性提出优化建议,
5.整理版图设计文档、流片归档资料，协助完成Tapeout相关数据准备与交付。
6.学习并熟练使用版图设计工具(如 Cadence Virtuoso)、验证工具及相关工艺 PDK，不断提升版图设计效率与质量。
岗位要求：
1.微电子、集成电路、电子科学与技术、物理等相关专业本科及以上学历优先。
2.了解半导体工艺、器件基础，熟悉模拟集成电路基本原理。
3.熟悉版图基本概念:层次、通孔、匹配、Guard Ring、ESD、Latch-up 等4.有版图实习/课程设计/流片经验者优先，会使用 Virtuoso 者优先。5.细心严谨、责任心强，具备良好的沟通能力与团队协作意识。
投递说明：
1. 简历筛选 → 2. 技术面试（线上） → 3…

招聘城市：北京，上海，其它，深圳，成都
…各类电气参数；
4、分析仿真，修改测试环境、模型和测试，完成验证用例和回归，评估验证覆盖率；
5、开发模块的行为模型，使用verilogams 和systemverilog真值建模；
6、配合设计团队，推动验证方法，提升验证流程完整以及执行效率；
任职资格：
1、工作认真，善于主动学习和思考，严谨敬业，具备团队精神；具备逻辑分析和解决问题能力，良好的沟通和表达能力；
2、具备模拟电路或数字电路相关基础知识，对数模混合系统设计和验证有浓厚的兴趣；
3、熟悉相关EDA工具：Cadence Virtuoso、Xcelium、Synopsys VCS等；
4、掌握Verilog/VHDL、SystemVerilog、VerilogAMS或相关硬件语言优先；
5、掌握高级验证方法（如UVM）以及一定的脚本语言编程能力(Python, Perl, TCL)优先。
?
八、现场应用工程师
工作职责：
1.推广芯片, 为客户提供…

招聘城市：北京
…4、数据的tapeout工作及JDV检查；5、协助设计工程师发现和解决设计过程中潜在的问题。
其他要求：
熟悉IC版图项目设计；熟悉IC版图知识，电路知识、CMOS、BCD工艺；、熟悉IC版图的相关EDA工具，如Cadence、Virtuoso、Calibre 等工具，熟练阅读工艺厂商的设计规划；具有良好的学习能力
联系人及联系方式：
联系人:郭老师
联系电话:18600208627
联系邮箱:guoyufang@
为什么选择清华
清华大学的前身清华学堂始建于1911年，历经一百零八载风华，始终以高深的学术造诣、严谨的科学精神、深挚的爱国热情和精深的文化底蕴，蜚声中外。
水木清华，钟灵毓秀。一代代清华人在“自强不息、厚德载物”的校训和“行胜于言”的校风中哺育，在“中西融汇、古今贯通、文理渗透…

招聘城市：北京
…4、数据的tapeout工作及JDV检查；5、协助设计工程师发现和解决设计过程中潜在的问题。
其他要求：
熟悉IC版图项目设计；熟悉IC版图知识，电路知识、CMOS、BCD工艺；、熟悉IC版图的相关EDA工具，如Cadence、Virtuoso、Calibre等工具，熟练阅读工艺厂商的设计规划；具有良好的学习能力
联系人及联系方式：
联系人:郭老师
联系电话:18600208627
联系邮箱:guoyufang@
为什么选择清华
清华大学的前身清华学堂始建于1911年，历经一百零八载风华，始终以高深的学术造诣、严谨的科学精神、深挚的爱国热情和精深的文化底蕴，蜚声中外。
水木清华，钟灵毓秀。一代代清华人在自强不息、厚德载物的校训和行胜于言的校风中哺育，在中西融汇、古今贯通、文理渗透…